×
![]()
| Positie | Domein | Pagina | Acties |
|---|---|---|---|
| 1 | ru.wikipedia.org | /wiki/verilog | |
|
Volledige URL
Titel
Verilog — Википедия
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Verilog , Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных ... |
|||
| 2 | marsohod.org | /verilog | |
|
Volledige URL
Titel
Язык описания аппаратуры Verilog HDL
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Verilog HDL (Hardware Description Language) - это язык текстового описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых ... |
|||
| 3 | habr.com | /ru/articles/212507/ | |
|
Volledige URL
Titel
Зачем язык Verilog программисту микроконтроллеров
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
13 февр. 2014 г. — Выходные сигналы анализируются самим тестбенчем и проверяются в соответствии с ожидаемыми. При этом, сам симулятор Verilog следит за течением ... |
|||
| 4 | kit-e.ru | /kratkij-kurs-hdl-ch... | |
|
Volledige URL
Titel
Краткий курс HDL. Часть 2.1. Описание языка Verilog
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Автор |
|||
| 5 | edamc.mirea.ru | /files/verilog_guide... | |
|
Volledige URL
Titel
ГПриложение 2 VERILOG
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
VERILOG не допускает работу с полями переменной длины. Однако его вер- сия VERILOG-2000 позволяет использовать переменные индексы полей фиксиро- ванной длины. |
|||
| 6 | en.wikipedia.org | /wiki/verilog | |
|
Volledige URL
Titel
Verilog
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Verilog, standardized as IEEE 1364, is a hardware description language (HDL) used to model electronic systems . It is most commonly used in the design and ... |
|||
| 8 | kpfu.ru | /portal/docs/f203237... | |
|
Titel
Программирование на языке Verilog
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Автор |
|||
| 9 | chipverify.com | /tutorials/verilog | |
|
Volledige URL
Titel
Verilog Tutorial
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
What is Verilog ? Verilog is a hardware description language (HDL) that is used to describe digital systems and circuits in the form of code. |
|||
| 10 | docstech.ru | /parameter/ | |
|
Volledige URL
Titel
Verilog Parameter
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
Что такое Verilog Parameter? Parameter в языке Verilog — это переменная, которая задается на этапе компиляции и остается неизменной во время выполнения ... |
|||
| 11 | portal-ed.ru | /index.php/uchebnik-... | |
|
Volledige URL
Titel
Часть 4 Выражения в языке Verilog - EngineerDeveloper®
Laatst bijgewerkt
N.v.t
Pagina-autoriteit
N.v.t
Verkeer:
N.v.t
Backlinks:
N.v.t
Sociale aandelen:
N.v.t
Laadtijd:
N.v.t
Fragmentvoorbeeld:
В выражениях Verilog интерпретирует числа в виде sss'f nnn (размерные числа, sss – размер числа в битах) как без знаковые. Запись в такую переменную числа со ... |
|||